Ведущий инженер-схемотехник RTL-модели СБИС

Аватар пользователя Гость
Опубликовано Гость в чт, 10/11/2011 - 19:30
Работодатель: 

ГУП НПЦ "ЭЛВИС"

Условия работы
Место работы: 
Зеленоград
Минимальная заработная плата: 
от 70000 рублей в месяц
Условия работы: 

Работа в группе компаний - одном из лидеров на рынке охранных технологий, систем безопасности и бизнес-мониторинга.- официальная заработная плата;- соблюдение ТК РФ;- дружный коллектив грамотных специалистов;- возможности профессионального развития и роста.

Обязанности: 

- разработка на SystemC/SystemVerilog агентов среды верификации (SPI, LINK, I2S, LINK, DDR...);- разработка С/SystemC/SystemVerilog тестов для функциональной верификации модели RTL СБИС;- ведение обнаруженных дефектов в системе отслеживания ошибок.

- знание Verilog/SystemVerilog;- опыт разработки синтезируемых RTL-моделей в одной из областей: микропроцессорные системы, устройства видео ввода-вывода (VGA, CMOS-сенсоры), контроллеры стандартных шин для передачи данных (USB, Ethernet, SATA, I2S), контроллеры памятей (SDRAM, DDR, SD MMC);- приветствуется опыт разработки в FPGA, ASIC;- приветствуется опыт работы с шинами AMBA AHB, AXI;- приветствуется опыт работы в ОС linux.

Контактная информация
Контактное лицо: 
Фролова Светлана
  • 424 просмотра